无码av一区二区三区无码,在线观看老湿视频福利,日韩经典三级片,成 人色 网 站 欧美大片在线观看

歡迎光臨散文網(wǎng) 會員登陸 & 注冊

Verilog測試文件編寫大全之時鐘

2023-05-31 20:05 作者:行中悟_悟中行  | 我要投稿

一、前言

????完成工程設(shè)計之后,通常需要編寫對應(yīng)的測試文件對設(shè)計進行功能仿真驗證。因為測試文件中對外是只有輸入輸出端口,并無信號,而測試文件就是通過編寫輸入信號的形式,連接到設(shè)計文件對應(yīng)的輸入端口,通過輸出端口來確認邏輯是否正確。時鐘又是最最基礎(chǔ)的信號,無時鐘信號類似手機不聯(lián)網(wǎng)。本節(jié)將結(jié)合實際modelsim來講解測試文件中時鐘的寫法。

二、時鐘信號

????從信號特點看,可分為占空比為50%和非50%,實現(xiàn)語句可分為always語句和forever語句

????2.1 設(shè)計源文件

為方便查看時鐘信號,功能很簡單,輸出信號等于輸入信號

????2.2?測試文件

測試代碼

????2.3 仿真結(jié)果

四種時鐘信號如下圖,占空比和周期符合設(shè)計

????2.4?參考資料

Vivado軟件language templates

Verilog測試文件編寫大全之時鐘的評論 (共 條)

分享到微博請遵守國家法律
大竹县| 武胜县| 含山县| 洛浦县| 清苑县| 乌审旗| 恩施市| 伊金霍洛旗| 都兰县| 邢台县| 兴山县| 灵山县| 中山市| 桑植县| 武陟县| 永丰县| 五大连池市| 梓潼县| 宜宾县| 祁东县| 连城县| 陈巴尔虎旗| 闻喜县| 乐都县| 光山县| 浙江省| 漾濞| 东莞市| 宿州市| 潮安县| 偃师市| 西丰县| 布拖县| 清丰县| 海兴县| 忻城县| 北安市| 叙永县| 三河市| 义马市| 日土县|